

习题 10

10.1 简述与或阵列型可编程逻辑器件的原理、结构特点。

答：与或阵列型 PLD 是以可编程的与门阵列和或门阵列为核心组成的逻辑功能块，能够实现任意逻辑函数。与或阵列型 PLD 结构包括输入、缓冲器、与阵列、或阵列、输出电路和反馈构成。用户可对两个阵列（或其中之一）和输出电路进行编程。


10.2 利用 PROM 器件实现下列逻辑函数，并画出编程阵列图。

$$(1) F_1 = \sum m(3,4,6,7,12,14)$$

$$(2) F_2 = \sum m(0,2,3,4,7,8,12)$$

$$(3) F_3 = \sum m(1,3,7,9,11,15)$$

解：编程阵列图如下：




10.3 利用 PROM 实现下列逻辑函数：

$$F_1 = \overline{A}BC + A\overline{C} + \overline{A}BC \quad ; \quad F_2 = \overline{A}BC + AC + BCD + \overline{A}BC + \overline{B}D$$

解：通过化简得：

$$F_1 = \sum m(2,3,6,7,8,9,10,11,12,13,14,15)$$

$$F_2 = \sum m(0,1,2,3,4,6,7,8,9,10,11,12,14,15)$$



10.4 试用 PROM 器件设计一个 4 位二进制同步加法计数器。

解：1. 状态转换图：

$Q_3 Q_2 Q_1 Q_0$

0000 $\rightarrow$ 0001 $\rightarrow$ 0010 $\rightarrow$ 0011 $\rightarrow$ 0100 $\rightarrow$ 0101 $\rightarrow$ 0110 $\rightarrow$ 0111

$\uparrow$

$\downarrow$

1111 $\leftarrow$ 1110 $\leftarrow$ 1101 $\leftarrow$ 1100 $\leftarrow$ 1011 $\leftarrow$ 1010 $\leftarrow$ 1001 $\leftarrow$ 1000

2. 卡诺图：

$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$

$Q_3^n Q_2^n$		$Q_1^n Q_0^n$			
		00	01	11	10
00	00	0001	0010	0100	0011
01	01	0101	0110	1000	0111
11	11	1101	1110	0000	1111
10	10	1001	1010	1100	1011

Q_3^{n+1}

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$			
	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	1	1	0	1
10	1	1	1	1

$$Q_3^{n+1} = Q_3^n \bar{Q}_0^n + Q_3^n \bar{Q}_1^n + Q_3^n \bar{Q}_2^n + \bar{Q}_3^n Q_2^n Q_1^n Q_0^n$$

 Q_2^{n+1}

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$			
	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	1	1	0	1
10	0	0	1	0

$$Q_2^{n+1} = Q_2^n \bar{Q}_0^n + Q_2^n \bar{Q}_1^n + \bar{Q}_2^n Q_1^n Q_0^n$$

 Q_1^{n+1}

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$			
	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	1	0	1
10	0	1	0	1

$$Q_1^{n+1} = \bar{Q}_1^n Q_0^n + Q_1^n \bar{Q}_0^n$$

 Q_0^{n+1}

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$			
	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	1	0	0	1
10	1	0	0	1

$$Q_0^{n+1} = \bar{Q}_0^n$$


3. 状态方程:

$$\left\{ \begin{array}{l} Q_3^{n+1} = Q_3^n \bar{Q}_0^n + Q_3^n \bar{Q}_1^n + Q_3^n \bar{Q}_2^n + \bar{Q}_3^n Q_2^n Q_1^n Q_0^n \\ Q_2^{n+1} = Q_2^n \bar{Q}_0^n + Q_2^n \bar{Q}_1^n + \bar{Q}_2^n Q_1^n Q_0^n \\ Q_1^{n+1} = \bar{Q}_1^n Q_0^n + Q_1^n \bar{Q}_0^n \\ Q_0^{n+1} = \bar{Q}_0^n \end{array} \right.$$


4. 驱动方程: (采用 D 触发器和 PLOM 器件实现)

$$\left\{ \begin{array}{l} D_3 = Q_3^n \bar{Q}_0^n + Q_3^n \bar{Q}_1^n + Q_3^n \bar{Q}_2^n + \bar{Q}_3^n Q_2^n Q_1^n Q_0^n = \sum_m (7,8,9,10,11,12,13,14) \\ D_2 = Q_2^n \bar{Q}_0^n + Q_2^n \bar{Q}_1^n + \bar{Q}_2^n Q_1^n Q_0^n = \sum_m (3,4,5,6,11,12,13,14) \\ D_1 = \bar{Q}_1^n Q_0^n + Q_1^n \bar{Q}_0^n = \sum_m (1,2,5,6,9,10,13,14) \\ D_0 = \bar{Q}_0^n = \sum_m (0,2,4,6,8,10,12,14) \end{array} \right.$$

5. 电路图:



10.5 试用 PLA（与、或阵列均可编程的可编程逻辑器件）实现如图题 10.1 所示的组合逻辑电路，并分析电路的逻辑功能。



图题 10.1


解：Y1 和 Y2 的逻辑表达式为：

$$Y_1 = \overline{B}C + A\overline{B} + AC, \quad Y_2 = AC + BC + AB$$

10.6 试用 PLA（与、或阵列均可编程的可编程逻辑器件）实现如图题 10.2 所示的显示译码电路。

（1）根据 PLA 结构写出函数 a, b, c, d, e, f, g 的逻辑表达式。

（2）分析电路功能，说明当输入变量 ABCD 从 0000 变化到 1111 时，abcdefg 后接的七段 LED 数码管显示的相应字形。



图题 10.2

解：（1）函数 a, b, c, d, e, f, g 的逻辑表达式为：

$$a = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}\overline{D} + \overline{A}CD + B\overline{C}D$$

$$b = \overline{A}CD + \overline{C}\overline{D} + \overline{A}B + \overline{B}\overline{C}$$

$$c = \overline{B}\overline{C} + \overline{A}B + \overline{B}D$$


$$d = B\overline{C}D + \overline{B}\overline{D} + C\overline{D} + \overline{B}C$$

$$e = \overline{B}\overline{D} + C\overline{D}$$


$$f = \overline{A}\overline{B}\overline{C} + B\overline{C}D + \overline{C}\overline{D} + BCD$$

$$g = \overline{A}\overline{B}\overline{C} + B\overline{C}D + \overline{B}C + B\overline{C}$$

（2）ABCD 从 0000~1111 变化时七段 LED 数码管相应显示 0, 1, ...,9 和如下六种图形：



10.7 推导图题 10.3 中由 PLA 结构实现的函数 $f(A, B, C)$ 的逻辑表达式和真值表。



图题 10.3 PLA 电路图

解: $f(A, B, C) = (\bar{A}B + ABC)C = \bar{A}BC + ABC = BC$

真值表:

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

10.8 试说明 GAL 和 PROM 在电路结构上有何不同。

解: PROM 是采用固定的与阵列和可编程的或阵列组成的 PLD,由于输入变量的增加,会引起存储容量的急剧上升,只能用于简单组合电路的编程。

GAL 沿用了 PAL 或阵列固定与阵列可编程结构,而对 PAL 的输出 I/O 结构进行了改进,增加了输出逻辑宏单元 OLMC(outputLogicMacroCell),OLMC 设有多种组态,使得每个 I/O 引脚可配置成专用组合输出,组合输出双向口,寄存器输出,寄存器输出双向口,专用输入等多种功能,为电路设计提供了极大的灵活性。

10.9 比较快速互连 FPGA 和分段互连 FPGA 的特点。

答: 分段互连 FPGA 由可配置的逻辑块 CLB、输入/输出块 IOB 和可编程的互连资源组

成。CLB 实现基本逻辑功能，大量 CLB 通过可编成的互连导线互连，实现复杂的逻辑功能，IOB 则是引脚与芯片内部逻辑的接口电路。

快速互连 FPGA 将位置邻近的 8 个逻辑单元 LE 局部互连形成较强功能的逻辑阵列块 LAB，然后用贯穿整个芯片的行、列导线编程连接 LAB 和输入/输出单元 IOE，实现复杂的逻辑功能。

分段互连的优点是连线灵活，缺点是连线的信号传输延时不易估计。因为即使是同一设计的 2 次布线也不会相同。故信号的传输路径不同，传输延时也不同。如果希望估计信号的传输延时，可采用快速互连的 FPGA。

10.10 使用以下方法实现列出的 3 个函数。

(1) 四输入 FPGA 查找表（以真值表的形式列出每项）。

(2) PLA（确定乘积项及和项的数量并列出）。

(3) PROM（确定乘积项及和项的数量并列出）。

(4) PAL（确定乘积项及和项的数量并列出）。

$$f_1(A, B, C, D) = \sum m(0, 1, 2, 3, 6, 9, 11)$$

$$f_2(A, B, C, D) = \sum m(0, 1, 6, 8, 9)$$

$$f_3(A, B, C, D) = \sum m(2, 3, 8, 9, 11)$$

解：(1) 四输入 FPGA 查找表：

A	B	C	D	f1	f2	f3
0	0	0	0	1	1	0
0	0	0	1	1	1	0
0	0	1	0	1	0	1
0	0	1	1	1	0	1
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	1	1
1	0	0	1	1	1	1
1	0	1	0	0	0	0
1	0	1	1	1	0	1
1	1	0	0	0	0	0
1	1	0	1	0	0	0
1	1	1	0	0	0	0
1	1	1	1	0	0	0

(2) PLA 的与、或阵列均可编程，需化简，可共享乘积项，化简后的表达式为：

$$f_1(A, B, C, D) = \bar{A}\bar{B} + \bar{A}C\bar{D} + \bar{A}BD$$

$$f_2(A, B, C, D) = \bar{B}\bar{C} + \bar{A}BC\bar{D}$$

$$f_3(A, B, C, D) = \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}D$$

(3) PROM 的与阵列固定，或阵列可编程，直接采用最小项之和即可。

$$f_1(A, B, C, D) = \sum m(0, 1, 2, 3, 6, 9, 11)$$

$$f_2(A, B, C, D) = \sum m(0, 1, 6, 8, 9)$$

$$f_3(A, B, C, D) = \sum m(2, 3, 8, 9, 11)$$

(4) PAL 与阵列可编程，或阵列固定，需化简，不可共享乘积项。

$$f_1(A, B, C, D) = \bar{A}\bar{B} + \bar{A}C\bar{D} + A\bar{B}D$$

$$f_2(A, B, C, D) = \bar{B}\bar{C} + \bar{A}BC\bar{D}$$

$$f_3(A, B, C, D) = \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}D$$

10.11 使用以下方法实现列出的 3 个函数。

(1) 四输入 FPGA 查找表（以真值表的形式列出每项）。

(2) PLA（确定乘积项及和项的数量并列出）。

(3) PROM（确定乘积项及和项的数量并列出）。

(4) PAL（确定乘积项及和项的数量并列出）。

$$f_1(a, b, c, d) = \bar{a}\bar{b}c + \bar{b}d + \bar{a}cd$$

$$f_2(a, b, c, d) = (a + \bar{b} + c)(\bar{b} + d)(\bar{a} + c + d)$$

$$f_3(a, b, c, d) = \bar{a}\bar{b}(\bar{c} + d) + b(\bar{a}d + cd)$$

解：(1) 四输入 FPGA 查找表：

$$f_1(a, b, c, d) = \bar{a}\bar{b}c + \bar{b}d + \bar{a}cd = \bar{a}\bar{b}c\bar{d} + \bar{a}\bar{b}cd + \bar{a}b\bar{c}d + \bar{a}bcd + a\bar{b}c\bar{d} + a\bar{b}cd = \sum m(1, 3, 7, 9, 10, 11)$$

$$f_2(a, b, c, d) = (a + \bar{b} + c)(\bar{b} + d)(\bar{a} + c + d) = \sum m(0, 1, 2, 3, 7, 9, 10, 11, 13, 15)$$

$$f_3(a, b, c, d) = \bar{a}\bar{b}(\bar{c} + d) + b(\bar{a}d + cd) = \sum m(5, 7, 8, 9, 11, 15)$$

a	b	c	d	F1	F2	F3
0	0	0	0	0	1	0
0	0	0	1	1	1	0
0	0	1	0	0	1	0
0	0	1	1	1	1	0
0	1	0	0	0	0	0
0	1	0	1	0	0	1
0	1	1	0	0	0	0
0	1	1	1	1	1	1
1	0	0	0	0	0	1
1	0	0	1	1	1	1

1	0	1	0	1	1	0
1	0	1	1	1	1	1
1	1	0	0	0	0	0
1	1	0	1	0	1	0
1	1	1	0	0	0	0
1	1	1	1	0	1	1

(2) PLA 的与、或阵列均可编程，需化简，可共享乘积项，化简后的表达式为：

$$f1(a,b,c,d) = \bar{a}cd + a\bar{b}c + \bar{b}d$$

$$f2(a,b,c,d) = \bar{a}\bar{b} + \bar{b}c + ad + cd$$

$$f3(a,b,c,d) = \bar{a}bd + a\bar{b}\bar{c} + acd$$

(3) PROM 的与阵列固定，或阵列可编程，直接采用最小项之和即可。

$$f_1(a,b,c,d) = \sum m(1,3,7,9,10,11)$$

$$f_2(a,b,c,d) = \sum m(0,1,2,3,7,9,10,11,13,15)$$

$$f_3(a,b,c,d) = \sum m(5,7,8,9,11,15)$$

(4) PAL 与阵列可编程，或阵列固定，需化简，不可共享乘积项。

$$f1(a,b,c,d) = \bar{a}cd + a\bar{b}c + \bar{b}d$$

$$f2(a,b,c,d) = \bar{a}\bar{b} + \bar{b}c + ad + cd$$

$$f3(a,b,c,d) = \bar{a}bd + a\bar{b}\bar{c} + acd$$

10.12 仅使用四输入 LUT，设计一个五输入“多数表决器”的 FPGA 实现，输入为 A、B、C、D、E，输出为 V。如果大多数输入为 1，则输出 V 为 1；否则 V 输出为 0。绘制 LUT 及其互连，并以真值表的形式列出每个 LUT 的内容。

解：将 V(A,B,C,D,E)转换为如下函数：

$$V(A,B,C,D,E) = AF_1(1,B,C,D,E) + \bar{A}F_2(0,B,C,D,E)$$

	LUT1—F1						LUT2—F2				
A	B	C	D	E	V	A	B	C	D	E	V
0	0	0	0	0	0	1	0	0	0	0	0
0	0	0	0	1	0	1	0	0	0	1	0
0	0	0	1	0	0	1	0	0	1	0	0
0	0	0	1	1	0	1	0	0	1	1	1
0	0	1	0	0	0	1	0	1	0	0	0
0	0	1	0	1	0	1	0	1	0	1	1
0	0	1	1	0	0	1	0	1	1	0	1
0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	0	0	0	1	1	0	0	0	0
0	1	0	0	1	0	1	1	0	0	1	1
0	1	0	1	0	0	1	1	0	1	0	1
0	1	0	1	1	1	1	1	0	1	1	1
0	1	1	0	0	0	1	1	1	0	0	1

0	1	1	0	1	1	1	1	1	0	1	1
0	1	1	1	0	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1

LUT3			
A	F1	F2	V
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

10.13 在 PROM 、 PLA、 PAL、 GAL、 CPLD 、 FPGA 中，哪些是高密度 PLD？哪些是低密度 PLD？

答：PLD 按集成度（以 700 门/片为界）可以分为低密度 PLD 和高密度 PLD。低密度 PLD 主要有 PROM 、 PLA、可编程阵列逻辑 PAL 和通用阵列逻辑 GAL，高密度 PLD 主要有 CPLD 和现场可编程门阵列 FPGA 等几种类型。

10.14 分别说明可编程逻辑器件 PROM，PLA，PAL ， GAL，CPLD 及 FPGA 各自的特点。

答：PROM 用户可以用专用的编程器将自己的资料写入，但是这种机会只有一次，一旦写入后也无法修改，若是出了错误，已写入的芯片只能报废。

可编程逻辑器件(PLD)能够完成各种数字逻辑功能。典型的 PLD 由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与-或”表达式来描述。

可编程逻辑阵列(PLA)也是由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。PLA 器件既有现场可编程的，也有掩膜可编程的。

PAL 由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。

通用阵列逻辑 GAL 采用了 EEPROM 工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元。

CPLD 和 FPGA 都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。这两种器件兼容了 PLD 和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。

10.15 在下列应用场合，选用哪类 PLD 最为适合。

- (1) 小批量定型的产品中的中小规模逻辑电路。
- (2) 产品研制过程中需要不断修改的中小规模逻辑电路。

(3) 要求能以遥控方式改变其逻辑功能的逻辑电路。

答：(1) 选用 PAL 比较合适；(2) 选用 GAL 比较合适；(3) 选用 ISP-PLD 比较合适

10.16 简述 CPLD 的工作原理和特点。

答：CPLD 器件内部集成了多个比 GAL 功能更完善的通用逻辑块 GLB (Generic Logic Block), 可以实现较复杂的数字系统。CPLD 器件包含时钟分配网络、通用逻辑块 GLB、I/O 单元和输出使能数据选择器 OE MUX 等。其主要特点包括：

(1) CPLD 内部构造的基本单元是基于乘积项的与或逻辑阵列，内部触发器资源较少，适用于实现大规模的组合逻辑电路；

(2) CPLD 的布线方式为连续式布线，即利用具有同样长度的一些金属线实现逻辑单元之间的互连，消除了分段式互连结构在定时上的差异，并能在逻辑单元之间提供快速且具有相同延时的通路，因此 CPLD 的延时是均匀和可预测的；

(3) CPLD 是通过修改具有固定内连电路的逻辑功能来编程，灵活性较差。

10.17 简述 FPGA 的工作原理和特点。

答：FPGA (Field Programmable Gate Array) 是以查找表为核心的 PLD，称为现场可编程门阵列。FPGA 通常是高密度可编程逻辑器件 (HDPLD)。FPGA 的逻辑块之间有分段互连和快速互连两种互连方式。其主要特点包括：

(1) FPGA 内部构造的基本单元是基于查找表的可配置逻辑块阵列，内部触发器资源丰富，适用于实现时序逻辑电路。

(2) FPGA 的集成度比 CPLD 高，具有更复杂的布线结构和逻辑实现，通常采用非连续布线方式，它在每次编程时实现的逻辑功能一样，但布线的路径不同。因此，FPGA 的延时是无法控制和预测的。

(3) FPGA 通过改变内部连线的布线来编程，具有更高的灵活性。

10.18 简述 CPLD 和 FPGA 之间的区别。

答：(1) CPLD 内部构造的基本单元是基于乘积项的与或逻辑阵列，内部触发器资源较少，适用于实现大规模的组合逻辑电路；FPGA 内部构造的基本单元是基于查找表的可配置逻辑块阵列，内部触发器资源丰富，适用于实现时序逻辑电路。

(2) CPLD 的布线方式为连续式布线，即利用具有同样长度的一些金属线实现逻辑单元之间的互连，消除了分段式互连结构在定时上的差异，并能在逻辑单元之间提供快速且具有相同延时的通路，因此 CPLD 的延时是均匀和可预测的；FPGA 的集成度比 CPLD 高，具有更复杂的布线结构和逻辑实现，通常采用非连续布线方式，它在每次编程时实现的逻辑功能一样，但布线的路径不同。因此，FPGA 的延时是无法控制和预测的。

(3) 在使用灵活性方面，CPLD 是通过修改具有固定内连电路的逻辑功能来编程，灵活性较差；FPGA 则通过改变内部连线的布线来编程，具有更高的灵活性。但是，CPLD 的保密性比 FPGA 要好。

(4)目前,最新的 CPLD 也采用基于 SRAM 工艺,在结构上和资源上越来越接近 FPGA,两者的主要差异在于 CPLD 通过集成在片内 Flash 保存配置数据,并实现掉电不丢失数据,而 FPGA 则需要外部 Flash 保存和加载配置数据。

(5) CPLD 和 FPGA 的编程语言是相同的,都是采用 Verilog HDL 或 VHDL 等硬件描述语言进行编程。

10.19 简述 CPLD/FPGA 的一般开发流程。

答:(1)设计/仿真文件输入(Design/Simulation Source):根据所用的 CPLD/FPGA 芯片选择对应的集成开发环境,并创建工程、添加设计源文件和仿真源文件,比如 HDL 文件、EDIF 或 NGC 网表文件、原理图、IP 核模块、嵌入式处理器以及数字信号处理器模块等。

(2)行为仿真(Behavioral Simulation):针对 RTL 代码的功能和性能进行仿真验证。

(3)设计综合(Synthesis):利用集成开发环境的综合引擎对整个设计进行编译,将 HDL 程序和原理图等设计输入翻译成由与门、或门、非门、LUT、RAM 和触发器等基本逻辑单元组成的逻辑连接,并根据设计目标和要求对逻辑连接进行优化,得到优化后的网表文件。

(4)功能仿真(Functional Simulation):综合后门级功能仿真,根据综合产生的 Verilog HDL 或 VHDL 网表进行仿真,此时通用的逻辑转换为器件相关的原语,综合后功能仿真可以确保综合优化不会影响到设计的功能性。

(5)约束文件输入(Constraints):主要是指定时序、布局布线或者其它的设计要求,如时序约束、I/O 引脚约束和布局布线约束等。

(6)设计实现(Implementation):主要是将综合输出的网表文件翻译成所选芯片的底层模块和硬件原语,并将设计映射到 CPLD/FPGA 器件结构上,进行布局布线,最后转译为可以被下载烧录到目标器件中的特定物理文件格式。

(7)时序仿真(Timing Simulation):使用仿真工具对工程进行功能或时序验证,验证综合后的逻辑功能和综合时序约束是否正确。

(8)设计优化(Optimization):通过对设计约束、器件资源占用率、实现结果以及功耗等设计性能进行分析,对设计源文件、编译属性或设计约束进行修改,然后重新综合、实现以达到设计最优化。

(9)板级下载调试(Program/Debug):将生成的比特流等配置文件下载到目标器件中进行板级调试,使用目标器件内部的在线逻辑分析仪可以有效提升板级调试效率。

10.20 列举一个 FPGA 在日常生活中应用的例子。

答:车牌识别、人脸识别、数字信号处理、数字图像处理、人工智能等。

10.21 在 EGO1 FPGA 实验板上实现例 3.6.5 采用三段式状态机建模的流水灯,完成仿真、RTL 分析、综合、实现和上板验证等步骤。

答:略